Rangkaian Kombinasi dan Rangkaian Sekuansial

Rangkaian kombinasional adalah rangkaian yang outputnya hanya tergantung pada input ”pada saat itu”. Pada prinsipnya, rangkaian kombinasional merupakan penerapan dan penerjemah langsung dari aljabar boole, yang biasanya dinyatakan sebagai fungsi logika. Operator logika yang digunakan dalam aljabar boole adalah inversi/negasi (NOT), perkalian logika (AND), penambahan logika (OR).

Aturan dalam aljabar klasik juga berlaku pada Aljabar Boole, yaitu :

a. Commutative law of addition : A + B = B + A, and multiplication : AB=BA

b. Associative law of addition: A + (B + C) = (A + B) + C, and multiplication: A(BC) = (AB)C.

c. Distributive law: A(B + C) = AB + AC, and (A + B)(C + D) = AC + AD + BC + BD.

1.    Enkoder

Enkoder adalah rangkaian logika kombinasional yang berfungsi untuk mengubah atau mengkodekan suatu sinyal masukan diskrit menjadi keluaran kode biner.

Enkoder disusun dari gerbanggerbang logika yang menghasilkan keluaran biner sebagai hasil tanggapan adanya dua atau lebih variabel masukan. Hasil keluarannya dinyatakan dengan aljabar boole, tergantung dari kombinasi – kombinasi gerbang yang digunakan.

Sebuah Enkoder harus memenuhi syarat perancangan m < 2 n . Variabel m adalah kombinasi masukan dan n adalah jumlah bit keluaran sebuah enkoder. Satu kombinasi masukan hanya dapat mewakili satu kombinasi keluaran.

2.    Dekoder

Rangkaian Dekoder mempunyai sifat yang berkebalikan dengan Enkoder yaitu merubah kode biner menjadi sinyal diskrit. Sebuah dekoder harus memenuhi syarat perancangan m < 2 n . Variabel m adalah kombinasi keluaran dan n adalah jumlah bit masukan. Satu kombinasi masukan hanya dapat mewakili satu kombinasi keluaran.

3.    Rangkaian logika kombinasional Multiplexer

Rangkaian logika kombinasional Multiplexer atau disingkat MUX adalah alat atau komponen elektronika yang bisa memilih input (masukan) yang akan diteruskan ke bagian output (keluaran). Pemilihan input mana yang dipilih akan ditentukan oleh signal yang ada di bagian kontrol (kendali) Select.

4.    Rangkaian Logika kombinasional Demultiplekser

Rangkaian logika kombinasional Demultiplekser adalah Komponen yang berfungsi kebalikan dari MUX. Pada DEMUX, jumlah masukannya hanya satu, tetapi bagian keluarannya banyak. Signal pada bagian input ini akan disalurkan ke bagian output (channel) yang mana tergantung dari kendali pada bagian SELECTnya.

– Suatu rangkaian diklasifikasikan   sebagai kombinasional jika memiliki   sifat yaitu keluarannya ditentukan   hanya oleh masukkan eksternal saja.

–  Suatu rangkaian diklasifikasikan   sequential jika ia memiliki sifat   keluarannya ditentukan oleh tidak   hanya masukkan eksternal tetapi juga   oleh kondisi sebelumnya.

MODEL RANGKAIAN KOMBINASIONAL

Dengan :

F1 = F1 (I1, I2,…In ; t1 = F1 setelah     ?t1

F2 = F2 (I1, I2,…In ; t2 = F2 setelah    ?t2

– – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – –

Fn = Fn (I1, I2,…In ; tn = Fn setelah    ?tn

F ( kapital )  = Sinyal steady state dengan      asumsi tidak ada delay.

t ( kecil )  = Sifat dinamis dari sinyal      yang dapat berubah selama      interval waktu   ?t.

PROSEDUR PERANCANGAN

a.  Pokok permasalahan sudah ditentukan yaitu jumlah input yang dibutuhkan serta jumlah output yang tertentu.

b.  Susun kedalam tabel kebenaran (Truth Table).

c.  Kondisi don’t care dapat diikut sertakan apabila tidak mempengaruhi output.

DECODER

Decoder adalah rangkaian kombinasi yang akan memilih salah satu keluaran sesuai dengan konfigurasi input. Decoder memiliki n input dan 2^n output.

Blok Diagram Decoder.

decoder 2to4

Tabel Kebenaran

RANGKAIAN LOGIKA

Untuk merancang rangkaian kombinasional dapat digunakan Decoder dan eksternal OR gate (rangkaian kombinasi n – input dan  m– output dapat diimplementasikan dengan n to 2^n line decoder dan m – OR gate).

Contoh.

Implementasikan suatu Full Adder dengan memakai Decoder dan 2 gerbang OR

Jawab :

Sum = A + B + Cin = ? 1,2,4,7

Carry out = (A + B)  Cin + AB = ? 3,5,6,7

Gambar Rangkaian Logika 3 t0 8

ENCODER

Encoder adalah rangkaian kombinasi yang merupakan kebalikan dari Decoder yaitu manghasilkan output kode biner yang berkorespondensi dengan nilai input. Encoder memiliki 2^n input dan n output.

Tabel kebenaran Encoder 4 to 2

MULTIPLEXER ( MUX )

Blok Diagram Logika Mux

PROSEDUR PERANCANGAN RANGKAIAN KOMBINASIONAL DENGAN MUX

1.  Buat tabel kebenaran sesuai dengan kondisi input dan output serta nomor Mintermnya.

2.  Salah satu variabel input digunakan sebagai Data dan sisanya dari variabel input sebagai address/selector.

3.  Buat tabel Implementasi dan lingkari nomor Mintermnya yang sesuai dengan outputnya.

4.  Jika 2 Mintermnya dalam satu kolom dilingkari, maka input Mux adalah 1 dan sebaliknya input Mux adalah berlogika 0

5.  Jika nomor Mintermnya hanya dilingkari pada salah satu baris dalam kolom yang sama, maka input Mux akan berlogika sesuai dengan baris persamaan pada variabel yang diberikan.

Contoh !

Implementasikan F(ABC) = ?1,3,5,6 dengan Mux (4x 1).

Jawab:

Tabel Kebenaran

Catatan.

Input Variabel A diambil sebagai data sedangkan B dan C sebagai address.

Tabel Implementasi

GAMBAR RANGKAIAN LOGIKA

DEMULTIPLEXER (DEMUX)

Blok Diagram Logika DEMUX

Rangkaian sekuensial ; adalah rangkaian yang outputnya tidak saja bergantung pada input pada saat itu saja tetapi juga bergantung pada keadaan output sebelumnya.

 a. FLIP -FLOP Adalah suatu rangkaian yang dapat menyimpan state biner (sepanjang masih terdapat power pada rangkaian) sampai terjadi perubahan pada sinyal inputnya.

b. RANGKAIAN DASAR FLIP -FLOP Flip-flop dapat dibuat dari dua buah gerbang NAND atau NOR berikut ini:

c.    RS FLIP-FLOP DENGAN CLOCK

Dengan  menambah  beberapa  gerbang  pada  bagian  input  rangkaian  dasar, flip-flop  tersebut  hanya  dapat  merespon  input  selama  terdapat  clock  pulsa. Output  dari  flip-flop tidak akan berubah selama clock pulsanya 0 meskipun terjadi  perubahan  pada  inputnya.  Output  flip-flop  hanya  akan  be rubah 

sesuai dengan perubahan inputnya jika clock pulsa bernilai 1. 

d.    D FLIP -FLOP

D flip-flop  merupakan  modifikasi  dari  RS  flip-flop memakai clock. Input D disalurkan secara langsung ke S.

e.    JK FLIP-FLOP

State-state  yang  tidak  didefinisikan  pada  RS  flip-flop,  pada  JK  flip -flop ini state tersebut  didefinisikan.  Jika  pada  RS  flip-flop  kondisi  R  dan  S  sama  dengan  1, maka kondisi seperti ini tidak didefinisikan, maka pada JK flip-flop jika kondisi J dan  K  sama  dengan  1  maka  output  JK  flip -flop  tersebut  adalah  komplemen  dari output sebelumnya. Dalam hal ini J setara dengan S dan K setara dengan R. untuk lebih jelasnya kita per hatikan diagram dibawah ini.

f.     T FLIP -FLOP

Adalah  versi  JK  flip -flop  dengan  single  input.  T  flip-flop  mempunyai kemampuan yaitu membuat toggle seperti pada tabel dibawah ini..

g.    TABEL EKSITASI FLIP-FLOP

Dibawah  ini  adalah  karakteristik  tabel  dari  berbagai  type  flip-flop.  Nilai  X menandakan bahwa nilainya dapat diisi kedua-duanya yaitu 0 dan 1.

h.    PROCEDURE DESAIN

Apabila  kita  akan  membuat  suatu  rangkaian  sequential  dengan  clock  biasanya dimulai dari  kumpulan spesifikasi rangkaian dalam bentuk diagram state sehingga nantinya    didapatkan    daftar    fungsi  boolean.    Berbeda    dengan    rangkaian kombinasional  yang  sepenuhnya  dapat  dibuat  dari  representasi  tabel  kebenaran, rangkaian sequential ini harus dibuat dahulu diagram statenya agar dapat diketahui tahap-tahap  state  yang  seharusnya  diproses,  sehingga  kita  dapat  menentukan rangkaian kombinasionalnya. State diagram mempunyai bentuk:

Perbedaan rangkaian kombinasional dan rangkaian sekuensial

Rangkaian kombinasional terdiri dari gerbang logika yang memiliki output yang selalu tergantung pada kombinasi input yang ada.Rangkaian kombinasional melakukan operasi yang dapat ditentukan secara logika dengan memakai sebuah fungsi boolean.

Rangkaian sekuensial merupakan rangkaian logika yang keadaan outputnya tergantung pada keadaan input-inputnya juga tergantung pada keadaan output sebelumnya. Rangkaian ini juga didefenisikan sebagai rangkaian logika yang outputnya tergantung waktu.

daftar pustaka :

http://dini08.weblog.esaunggul.ac.id/2013/11/09/rangkaian-kombinasionallogika/

http://ritoc.blogspot.com/2009/03/rangkaian-kombinasi.html

http://rohmanhakim.blogspot.com/2011/11/mksistem-digital-rangkaian-sekuensial.html